2015년 10월13일 10시30분 Tektronix/Keithley 웹비나에 초대합니다
 작성자 : 한국계측기
Date : 2015-10-05 09:40  |  Hit : 16,072  
   2281_Summary_1.pdf (280.9K) [299] DATE : 2015-10-05 09:40:07
   http://www.eewebinar.co.kr/webinar_detail.asp?idx=244#NODATA [6324]
   http://blog.naver.com/hjb21c/220499693686 [6462]

2015년 10월13일 10시30분 Tektronix/Keithley 웹비나에 초대합니다.

 

Keithley의 신제품 2281S 밧데리시뮬레이터에 대해서 소개드린바가 있는데, 이번에 웹세미나를 통해 자세하게 소개드리는 기회를 마련했습니다.

스마트폰의 대중화를 넘어 이제 사물인터넷(Internet of Things, 약어로 IoT) 시장이 활성화 될 것으로 전망되면서, 대용량 고효율 배터리에 대한 관심도는 더욱 높아 지고 있습니다. 

이에Keithley에서는 2281S 밧데리시뮬레이터를 출시하여, 고객들에게 제공하게 된 것입니다.  

 

웹비나 2부에서는 DDR 메모리를 활용한 설계 엔지니어를 위한 오실로스코프 응용편 웹비나가 진행됩니다.  Tektronix 김종범 과장이 LPDDR4 Memory의 Electrical 부분을 검증 할 수 있는 Scope Base의 DDR-LP4 Solution과 Protocol/ Control timing을 동시에 검증할 수 있는 Solution인 MCA5000에 대하여 다룰 예정입니다

 

많은 관심과 참여 바랍니다.

 

1부: 스마트폰의 대중화는 사람들이 언제 어디서나 인터넷에 접속을 가능하게 하였으며, 현재는 이를 넘어서 웨어러블 디바이스로 대표 되는 사물인터넷의 개발이 활발히 이루어지고 있습니다. 센서의 개발이나 통신 규격의 발전에 비해 배터리의 효율성을 높이는 작업은 상대적으로 느리게 발전을 하고 있으며 단순히 배터리의 용량을 높이기에는 물리적인 한계가 있습니다.
본 세미나에서는Battery Simulator 기능이 있는 파워서플라이를 이용하여 사용 할 수 있는 예제로 배터리의 충방전 테스트와 배터리 시뮬레이터 기능으로 Power Management IC 에서 지원하는 SOC 테스트에 대해 데모와 함께 다룰 예정입니다.

2부: DDR/LPDDR 모두 Data 의 전송 속도를 향상 시키기 위하여 Clock의 속도가 높아지고, Signal integrity는 신뢰성 있는 Memory operation에 보다 중요한 요소로 작용하고 있습니다. 이에 따라 PCB Layout 과 Trace에 대한 설계와 검증은 상당히 중요시 되어 가고 있습니다.
또한, DDR Memory와 Controller 사이의Bus command 와 control timing 시퀀스를 측정하여 Protocol states 및 timing을 JEDEC Spec과 비교하여 실제의 Operation 상태를 확인하는 부분 역시 중요시 되고 있습니다.
본 세미나에서는LPDDR4 Memory의 Electrical 부분을 검증 할 수 있는 Scope Base의 DDR-LP4 Solution과 Protocol/ Control timing을 동시에 검증할 수 있는 Solution인 MCA5000에 대하여 다룰 예정입니다.
발표자 권경민 과장 /텍트로닉스 김종범 과장 /텍트로닉스